Industrielle Flash-Speichermedien für Beckhoff Industrie-PCs

Bei der pSLC-Speichertechnologie werden TLC-Zellen per Firmware als SLC-Zellen verwendet. Somit wird nur ein Bit mithilfe von zwei Ladungsleveln pro Speicherzelle gespeichert. Dies führt zu einer erhöhten Lebensdauer, da geringfügige Ladungsverschiebungen keinen Einfluss auf den Bitzustand der Speicherzelle haben. Beim Auslesen der Speicherzelle sind die zwei Ladungszustände 0 und 1 leichter fehlerfrei zu erkennen als acht verschiedene Ladungslevel der TLC-Datenspeicherung. Der Wechsel von TLC zu pSLC führt zu einer mehr als sechzehnmal längeren Lebensdauer der Speicherzellen, die P/E-Zyklen steigen von 3.000 auf 50.000.

Indem unterschiedliche Ladungslevel der Charge-Trap-Layer definiert werden, können mehrere Bits in einer Flash-Zelle gespeichert werden. Heutzutage ist es möglich, bis zu vier Bits in einer einzigen Zelle zu speichern. Die unterschiedlichen Speicherarchitekturen sind hierbei SLC, MLC, TLC und QLC. Bei TLC-Speicherzellen werden somit drei Bitzustände in einer einzelnen Zelle gespeichert.

Flash-Speicherzellen sind effektiv MOSFET-Transistoren mit einer zusätzlichen Schicht. Diese sogenannte Charge-Trap-Layer ist zwischen einer Oxidschicht isoliert und kann Ladung und somit einen Bitzustand nicht-flüchtig speichern. Zum Programmieren der Speicherzelle wird eine hohe elektrische Spannung am Control-Gate angelegt, wodurch einzelne Elektronen aus der Kanalschicht in die Charge-Trap-Layer injiziert werden. Zum Auslesen des Bitzustands wird eine Referenzspannung an das Control-Gate angelegt. Ist die Charge-Trap-Layer geladen, wirkt die Ladung dem Stromfluss durch den Transistor entgegen, was dem Bitzustand 0 entspricht. Befindet sich keine Ladung in der Charge-Trap-Layer, kann der Strom durch den Transistor fließen, wodurch der Bitzustand 1 gelesen wird.

Bei der Speicherung von mehreren Bits in einer Speicherzelle kann es vermehrt zu Fehlern beim Auslesen der Bitzustände kommen, da die Abstände zwischen den einzelnen Spannungsleveln gering sind. Dementsprechend gilt: Je mehr Bitzustände pro Zelle gespeichert werden, desto kürzer ist die Lebensdauer einer SSD. Außerdem steigt die Anzahl der Lesevorgänge pro Speicherzelle an, da aufgrund der unterschiedlichen Ladungslevel mehrere Referenzspannungen angelegt werden müssen, um den Bitstatus einer Zelle auszulesen.

Aufgrund der Anwendung von hohen Spannungen führt jede Schreib- sowie Löschoperation zu einer Degenerierung der Oxidschicht und somit irreparablen Schäden der Speicherzelle. Dementsprechend verlieren Flash-Speicher mit der Zeit ihre Eigenschaft, Daten zuverlässig zu speichern. Außerdem können Spannungen beim Auslesen der Speicherzellen den Ladungszustand der benachbarten negativ beeinflussen.

Die plane 2D-NAND-Speicherarchitektur stößt bei steigenden Datenmengen an kapazitive Grenzen. Dabei resultiert die hohe Anzahl an Speicherzellen in verringerten Abständen, was Interferenzen sowie Leckströme zwischen den benachbarten Zellen verursachen kann. Mithilfe der 3D-NAND-Flash-Speicherarchitektur wird es ermöglicht, die Anzahl der Speicherzellen pro Fläche durch vertikales Stapeln der planaren Strukturen zu erhöhen. Somit kann die Speicherkapazität einer SSD deutlich gesteigert werden, ohne die Lebensdauer der Flash-Zellen zu beeinträchtigen.

Die Anbindung über das NVMe (Non-Volatile-Memory-Express)-Softwareprotokoll ermöglicht die direkte Kommunikation zwischen SSD und CPU über den Hochgeschwindigkeits-PCIe-Sockel, sodass die volle Leistungsfähigkeit der SSD genutzt werden kann. Durch die Verwendung von parallelen PCIe-Lanes werden zudem ein reibungsloser Datentransfer und sehr geringe Latenzzeiten erreicht. Dadurch werden Ladezeiten reduziert, Bootvorgänge beschleunigt und insgesamt eine flüssigere Systemleistung realisiert.